Dr. José Luis Pizano Escalante

Departamento de Electrónica, Sistemas e Informática
LUISPIZANO@iteso.mx
Tel. 3669 3598 Ext. 3092

Doctor en Ciencias en Ingeniería Eléctrica, opción Telecomunicaciones, por el Centro de Investigación y de Estudios Avanzados (Cinvestav) del Instituto Politécnico Nacional (IPN) en la unidad Guadalajara. Ingeniero en comunicaciones y electrónica por la universidad de Guadalajara.

De 2007-2008 participó en el desarrollo de un procesador de telecomunicaciones inalámbricas en Intel Labs. Ha sido profesor y coordinador del programa PADTs del CINVESTAV. Fue profesor de la Universidad de Guadalajara de 2011 a 2012. Desde 2014 hasta 2017 se desempeñó como líder técnico del proyecto 246062 "Sistema integral de control de personal, activos y manejo de muestras en CFE-LAPEM", el cual es un proyecto de desarrollo y trasferencia tecnológica para CFE dentro del marco del Fondo Sectorial para Investigación y Desarrollo Tecnológico en Energía.

Desde 2017 labora en ITESO en el Departamento de Electrónica, Sistemas e Informática como profesor de licenciatura y posgrado en el área de arquitectura de computadoras y sistemas embebidos. Actualmente está a cargo de la coordinación de la carrera de Ingeniería Electrónica en el Departamento de Electrónica, Sistemas e Informática.

Campo de especialidad
• Diseño digital
• Procesamiento digital de señales
• Telecomunicaciones
• Arquitectura de computadoras
• Sistemas embebidos

Publicaciones recientes
Artículos de congreso

L. Mendoza, J. Luis Pizano Escalante, J. C. González and O. Humberto Longoria Gándara, "Implementation of a parameterizable sorting network for spatial modulation detection on FPGA," 2019 IEEE Colombian Conference on Communications and Computing (COLCOM), Barranquilla, Colombia, 2019, pp. 1-6.

C. R. Aguilera-Galicia, O. Longoria-Gandara and L. Pizano-Escalante, "Half-Precision Floating-Point Multiplier IP Core Based on 130 Nm CMOS ASIC Technology," 2018 IEEE 10th Latin-American Conference on Communications (LATINCOM), Guadalajara, 2018, pp. 1-5.

C. R. Aguilera-Galicia, O. Longoria-Gandara, O. A. Guzmán-Ramos, L. Pizano-Escalante and J. Vázouez-Castillo, "IEEE-754 Half-Precision Floating-Point Low-Latency Reciprocal Square Root IP-Core," 2018 IEEE 10th Latin-American Conference on Communications (LATINCOM), Guadalajara, 2018, pp. 1-6.

A. Rodriguez-Garcia, L. Pizano-Escalante, R. Parra-Michel, O. Longoria-Gandara and J. Cortez, "Fast fixed-point divider based on Newton-Raphson method and piecewise polynomial approximation," 2013 International Conference on Reconfigurable Computing and FPGAs (ReConFig), Cancun, 2013, pp. 1-6.

B. I. Gea-Garcia, J. L. Vazquez-Avila, R. Sandoval-Arechiga, J. L. Pizano-Escalante, R. Parra-Michel and M. Siller, "NoC-based hardware function libraries for running multiple DSP algorithms," 2013 International Conference on Reconfigurable Computing and FPGAs (ReConFig), Cancun, 2013, pp. 1-6.

Artículos de revista

J. Valencia-Velasco, O. Longoria-Gandara, R. Aldana-Lopez and L. Pizano-Escalante, "Low-Complexity Maximum-Likelihood Detector for IoT BLE Devices," in IEEE Internet of Things Journal, vol. 7, no. 6, pp. 4737-4745, June 2020.

Lopez, I.; Pizano-Escalante, L.; Cortez, J.; Longoria-Gandara, O.; Garcia, A. Fast Scalable Architecture of a Near-ML Detector for a MIMO-QSM Receiver. Electronics 2019, 8, 1509.

L. Pizano-Escalante, O. Longoria-Gandara, R. Parra-Michel and F. Peña-Campos, "Simulation Model to Predict BER Based on S-Parameters of High-Speed Interconnects," in IEEE Design & Test, vol. 36, no. 1, pp. 31-39, Feb. 2019.

Cuauhtémoc R. Aguilera-Galicia, Omar Longoria-Gandara, Luis Pizano-Escalante, Javier Vázquez-Castillo, Manuel Salim-Maza, On-chip implementation of a low-latency bit-accurate reciprocal square root unit, Integration, Volume 63, 2018.

R. Aldana-Lopez, J. Valencia-Velasco, O. Longoria-Gandara and L. Pizano-Escalante, "Digital linear GFSK demodulator for IoT devices," in IET Communications, vol. 12, no. 16, pp. 1997-2004, 9 10 2018.

L. Pizano-Escalante, R. Parra-Michel, J. Vázquez Castillo, O. Longoria-Gandara, Fast bit-accurate reciprocal square root, Microprocessors and Microsystems, Volume 39, Issue 2, 2015.

L. Pizano-Escalante, O. Longoria-Gandara, R. Parra-Michel and J. L. Naredo, "Crosstalk Cancellation on High-Speed Interconnects Through a MIMO Linear Precoding," in IEEE Transactions on Microwave Theory and Techniques, vol. 61, no. 11, pp. 3860-3871, Nov. 2013.

Identificador ORCiD